S PN=JP 7154242 1 PN=JP 7154242

T S2/9/1

2/9/1

DIALOG(R)File 351:Derwent WPI

(c) 2006 The Thomson Corporation. All rts. reserv.

0007537150 - Drawing available WPI ACC NO: 1996-150851/199615 XRPX Acc No: N1996-126811

State machine contg multiple selectable programmable logic arrays - has controller which may be used to power down PLA matrix structure which is not used and to select one matrix structure e.g. for use during single duty cycle

Patent Assignee: TEXAS INSTR INC (TEXI)

Inventor: SZCZEPANEK A

Patent Family (3 patents, 2 countries)

Patent

Application

Number Kind Date Number

Kind Date Update

A 19960305 US 199361643 A 19930513 199615 B US 5497107 A 19950616 JP 1994136242 A 19940513 199615 E JP 7154242

B2 20040302 JP 1994136242 A 19940513 200416 E JP 3501846

Priority Applications (no., kind, date): US 199361643 A 19930513

Patent Details

Number Kind Lan Pg Dwg Filing Notes

US 5497107 A EN 9 3 JP 7154242 A JA 9

Previously issued patent JP 07154242 JP 3501846 B2 JA 11

Alerting Abstract US A

The state machine includes at least two programmable logic array matrix structures, with each matrix structure having corresponding input terminals and output terminals and performing preselected logic operations. An output structure is connected to the output terminals of the matrix structures.

A controller is connected to the output structure for selecting the output terminals of one of the matrix structures to provide operational outputs for the state machine. The controller further is connected to the matrix structures for selecting which matrix structure is provided power for its operation. The state machine further includes at least two input structures, with each input structure connected to the input terminals of a corresponding one of the matrix structures.

USE/ADVANTAGE - In multiple programmable logic arrays. Provides shared inputs and outputs.

Title Terms /Index Terms/Additional Words: STATE; MACHINE; CONTAIN; MULTIPLE ; SELECT; PROGRAM; LOGIC; ARRAY; CONTROL; POWER; DOWN; PLA; MATRIX; STRUCTURE; ONE; SINGLE; DUTY; CYCLE

Class Codes

International Classification (Main): H03K-019/173

(Additional/Secondary): H04L-029/04
International Classification (+ Attributes)
IPC + Level Value Position Status Version
H03K-0019/177 A I R 20060101
H03K-0019/177 C I R 20060101

US Classification, Issued: 326039000, 326041000

File Segment: EPI; DWPI Class: U21

Manual Codes (EPI/S-X): U21-C01E; U21-C03B9

Original Publication Data by Authority

Japan

Publication No. JP 7154242 A (Update 199615 E)

Publication Date: 19950616

PROGRAMMABLE LOGIC ARRAY CIRCUIT

Assignee: TEXAS INSTR INC <TI> (TEXI)

Inventor: SZCZEPANEK ANDRE

Language: JA (9 pages)

Application: JP 1994136242 A 19940513 (Local application)

Priority: US 199361643 A 19930513

Original IPC: H03K-19/173(A) H04L-29/04(B) Current IPC: H03K-19/173(A) H04L-29/04(B)

Publication No. JP 3501846 B2 (Update 200416 E)

Publication Date: 20040302 Language: JA (11 pages)

Application: JP 1994136242 A 19940513 (Local application)

Priority: US 199361643 A 19930513

Related Publication: JP 07154242 A (Previously issued patent)

Original IPC: H03K-19/173(A) Current IPC: H03K-19/173(A)

United States

Publication No. US 5497107 A (Update 199615 B)

Publication Date: 19960305

Multiple, selectable PLAS having shared inputs and outputs

Assignee: Texas Instruments Incorporated (TEXI)

Inventor: Szczepanek, Andre, GB Agent: Marshall, Robert D. Kesterson, James C. Donaldson, Richard L.

Language: EN (9 pages, 3 drawings)

Application: US 199361643 A 19930513 (Local application)

Original IPC: H03K-19/173(A) G06F-7/38(B)

Current IPC: H03K-19/177(R,A,I,M,EP,20060101,20051008,A)

H03K-19/177(R,I,M,EP,20060101,20051008,C)

Original US Class (main): 32639 Original US Class (secondary): 32641

Original Abstract: Circuitry 10 is provided that contains two (or more) PLA matrix structures 12, 14 which share at least some outputs and are interconnected with a common output structure 18, individual input 30 and output 42, 62 structures, and an appropriate controller 28 for selecting which PLA matrix structure 12, 14 is to be employed. A common

input structure 16 may be interconnected with the PLA matrix structures 12, 14 employed. The controller 28 may also be employed to power-down the PLA matrix structures not employed. The controller 28 may be static and select one matrix structure until reset, or dynamic and change as a function of some control signal.

Claim:

1.A state machine, comprising: at least two programmable logic array matrix structures, with each matrix structure having corresponding input terminals and output terminals and performing preselected logic operations; an output structure connected to said output terminals of said matrix structures; and a controller connected to said output structure for selecting said output terminals of one of said matrix structures to provide operational outputs for said state machine, said controller further connected to said matrix structures for selecting which matrix structure is provided power for its operation.

?

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-154242

(43)公開日 平成7年(1995)6月16日

(51) Int.Cl.6

識別記号

庁内整理番号 FΙ 技術表示箇所

H 0 3 K 19/173

101 9383 - 5 J

H04L 29/04

9371-5K

H 0 4 L 13/00

303 B

審査請求 未請求 請求項の数1 書面 (全 9 頁)

(21)出願番号

特額平6-136242

(22)出願日

平成6年(1994)5月13日

(31)優先権主張番号 08/061643

(32)優先日

1993年5月13日

(33)優先権主張国 米国(US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 アンドレ シュツイパネック

イギリス エムケー41 76ゼット ベッド フォード ブリックヒル カーリュー ク

レッセント 96


(74)代理人 弁理士 中村 稔 (外6名)

(54) 【発明の名称】 プログラマブル論理アレイ回路

(57)【要約】

【目的】 ハードウェアに対して、動的論理および静的 論理に対応しさまざまな種類の通信プロトコルを実現す ることができるPLAを提供する。

【構成】 回路10は、2つ以上のPLAマトリックス 構造12、14を含み、少なくとも複数の出力を共用 し、共通出力構造18と、入力構造30および出力構造 42、62に個別に相互接続され、適切な制御装置28 を備え、制御装置28ではPLAマトリックス構造1 2、14のいずれを使用すべきかを選択する。制御装置 28は静的の場合はリセットまで1つのマトリックス構 造を選択し、動的な場合は特定の制御信号に対する機能 として切替わる。



1

【特許請求の範囲】

【請求項1】 プログラマブル論理アレイ回路におい て、

第1の複数の入力と第2の複数の出力とを有する第1の マトリックス構造と、

第3の複数の入力と第4の複数の出力とを有することに よって、前配第4の複数の出力に対する信号の一部が前 記第1のマトリックス構造の前記第2の複数の出力に対 する信号と共通する第2のマトリックス構造と、

前記第1 および第2のマトリックス構造の前記共通の出 10 現することができる。このような態様のあくまでも一例 力に接続される出力構造と、

を含むことを特徴とするプログラマブル論理アレイ回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般にプログラマブル 論理アレイ (PLA) に関し、特に、選択自在な入出力 共用多重PLAに関する。

[0002]

【従来の技術】プログラマブル論理アレイ (PLA) は、AND論理やOR論理などの組合わせ論理関数を実 行する簡潔な方法であり、入力ANDプレーンやその他 の論理関数プレーンにコラムおよびロウのラインから成 るマトリックスと出力ORプレーンやその他の論理関数 プレーンにコラムおよびロウのラインから成るマトリッ クスを含み、ロウラインは2つのプレーンを適切に結合 している。ANDプレーンは入力およびその補数を特定 の論理に組合わせる。ANDプレーン出力はANDプレ ーン入力に対して直角に出て、ORプレーン入力に対し レジスタに格納することができる。現在のデータ処理ス テップの成果を確認した後に次の処理ステップに移行し なければならない場合、出力の一部を入力として戻す。 出力がフィードパックとして戻される場合、このような 順序機械は有限状態機械として知られている。

【0003】一般に、MOS集積回路上で実現される複 合同期順序の有限状態機械は、プログラマブル論理アレ イを用いて設計され、これによって訂正可能なモジュラ 一設計が可能となる。1クロックサイクル毎に評価する 2クロック相論理システムの設計には、NOR/NOR 40 によって、本発明において解消することができる。 プログラマブル論理アレイまたはAND/NORプログ ラマブル論理アレイを用いれば良い。この場合、一般 に、NORプレーンまたはANDプレーンに対する入力 となる2の補数の出力を有する関連状態変数ラッチによ って、フィードバックラインは1クロックサイクル毎に 活動化される。入力は、継続的に行われることもあり、 状態変数ラッチのセットアップに必要な時間を除き、サ イクルを通じて評価される。ただし、このようなシステ ムは、静的論理に関しCMOSでは必要以上に複雑にな ることもある。動的論理またはクロック論理によって、

論理ゲートは静的論理に使用可能な論理ゲートよりも大 型にすることができる。動的プレチャージ/放電PLA 構造を用いることによって、複雑さを低減することがで きる。ただし、このような動的システムでは、入力信号 が同様に止まる場合でさえも、電力を消費する。

【0004】PLAは、特定タイプの通信プロトコルを 実現する都合の良い方法である。例えば、PLAを使用 して、コンピュータ用のトークンリングまたはEthe rnetによるネットワーク通信プロトコルの態様を実 として、フレーム機能の実行が挙げられる。具体的なフ レーム機能には、フレームの境界指定、巡回冗長符号生 成および巡回冗長符号検査、データの直列化および非直 列化などが挙げられよう。

【0005】こうした態様では、通信プロトコルが異な る場合もあるが、同様の機能も必要なことが多いため、 ある共通の入力信号および出力信号またはいずれか一方 を有することができる。このような同様の機能の一例 が、上述の如き共通フレーム機能の実行である。ハード 20 ウェアの設計および構成によっては、1つ以上の通信プ ロトコルを実現し、使用するプロトコルに関わらず、所 定の機能に対してハードウェアの同一部分を使用するこ とができる。ハードウェアの一部を使用してプロトコル とは無関係に所定の機能を実行する必要性は、チップの サイズを最小限にしたいとの要望や、既知の作業回路設 計を用いて設計時間を最小限にしたいとの要望から生じ たものであろう。

[0006]

【発明が解決しようとする課題】しかし、上述のような て水平に流れる。ORプレーン出力は垂直に流れ、出力 30 既知の回路のPLAを1つのPLAに統合しようとする 場合、サイズが大きくなり過ぎるか、動作が遅くなり過 ぎるかが原因で、統合することができないという欠点が あった。

> 【0007】したがって、本発明の目的は、このような ハードウェアに対して、動的論理および静的論理に対応 しさまざまな種類の通信プロトコルを実現することがで きるPLAを提供することにある。

【0008】上述およびそれ以外の従来技術による不利 益は、選択自在な入出力共用多重PLAを提供すること

【課題を解決するための手段および作用】

【0009】上記目的を達成するために、本発明に係る 2つのPLAマトリックス構造を有する回路は、少なく とも複数の出力を共用し(このような出力を共用するた めの)共通または共用の出力構造と、各PLAマトリッ クス構造に対する(入出力を共用しないための)個別の 入力構造および出力構造と、いずれのPLAマトリック ス構造を使用すべきかを選択する適切な制御装置とに相 互接続されることが好ましい。(入力を共用するため

ックス構造に相互接続することができる。本発明による 制御装置を使用して、未使用のマトリックス構造の電力 を低減させることもできる。本発明による制御装置は、 静的であっても良く、単一デューティサイクル中または リセットまでの間使用するマトリックス構造を1つ選択 することができ、動的であっても良く、ある制御信号に 対する機能として切替わることができる。

【0010】入出力構造は、適切なクロック相によって 制御されるラッチを含み、動的マトリックス構造を使用 することができることが好ましい。すなわち、共通入力 10 ラッチが両マトリックス構造に対する共通の入力ライン を制御し、共通出力ラッチが両マトリックス構造からの 共通出力を受け取る。

【0011】各PLAマトリックス構造を使用し、特定 の通信プロトコルの論理を実行することが好ましい。例 えば、一方のマトリックス構造がEthernet通信 プロトコルに、もう一方をトークンリング通信プロトコ ルに使用することができる。本発明では、2つ以上のP LAマトリックス構造を使用することもできる。

を提供することを特徴とする。

【0013】本発明は、選択自在な入力共用多重PLA を提供することも特徴とする。

【0014】本発明に係る上記およびそれ以外の特徴お よび利益は、添付の図面を参照することによって、以下 の実施例から明らかとなろう。

【実施例】以下、本発明の実施例について説明する。図

[0015]

1は、本発明に係る出力構造を共用し2つのPLAマト リックス構造を使用する回路の構成を示す簡易プロック 30 図であり、本発明に係る2つのプログラマブル論理配列 (PLA) の一方を選択的に使用して、2つの通信プロ トコルの一方を実現する。図1の限定状態機械は、2つ のプロトコルに対して多数の共通出力と少数の入力とを 有する。この状態機械は、両プロトコルに対して1つの PLAマトリックス構造を使用する代わりに、2つのプ ロトコル各々に1つのPLAを有し干渉させるトランジ スタを含む2つのPLAマトリックス構造を有する。図 示の回路は、浮動小数点計算を一例とするその他のプロ トコルを使用する際に容易に適合させることができる。 【0016】2つのPLAマトリックス構造を使用する ことによって、マトリックス構造を電力低減に使用せ ず、必要以上の電力消費を阻止することができる。さら に、2つのプロトコルに対して2つのマトリックス構造 を使用することによって、一般に2つのマトリックス構 造は、2つのマトリックス構造を実現することができる 1つの大型複合マトリックス構造よりも小さくなる。一 般に、タイミングを考慮して選択されるPLAのタイプ を決めるが、選択後、マトリックスのサイズが特定のサ

さらに増大させてより多くの回路要素を追加できるよう に設計を考慮しなければならない。したがって、本発明 に係る選択自在な多重マトリックス構造によって、電 カ、レイアウトサイズおよび設計時間を低減する。

【0017】図1は、Ethernetプロトコルおよ びトークンリングプロトコルの共通フレーム機能を実現 するための本発明に係る好ましい PLA 回路 10 の簡易 図であるとも言える。PLA回路10は、第1のマトリ ックス構造12と、第2のマトリックス構造14と、入 力構造16と、出力構造18と、から成る。より詳しく は、入力構造16は入力ラッチ10または状態変数ラッ チ22を使用することができる。マトリックス構造12 には第1の入力構造16aを用い、マトリックス構造1 4は第2の入力構造16bを用いる。出力構造18は出 カラッチ24を使用する。出カラッチ24は、制御装置 28からの2つの選択ライン26によって制御される。 制御装置28は、ライン29の適切な信号によって順次 制御される。

【0018】図示の通り、マトリックス構造12は入力 【0012】本発明は、選択自在な出力共用多重PLA 20 パッファまたは入力ラッチ20をふくむ入力構造16a から、入力ライン30によってさまざまな入力供給さ れ、入力ライン30はマトリックス構造12に連結する パッファ32に信号を供給する。パッファ32は、入力 信号および必要に応じて入力信号の補数を第1のプレー ン34の入力コラムに供給される。第1のプレーン34 は、コラムおよびロウから成るアレイと、これらのロウ およびコラムの適当な交点にトランジスタまたはゲート を含む(尚、カラムおよびロウと、マトリックス構造に おけるそれらの交点のトランジスタについては、説明の 便宜上図1に示していない。)。第1のプレーン34の ロウに対するの出力は、バッファ/プレチャージ回路プ ロック36に供給され、プレチャージプロックは入力を アレイすなわち第2のプレーン38に順次供給する。第 2のプレーン38の出力カラムは、出力プレチャージャ 40に接続される。

> 【0019】出力プレチャージャ40は出力ライン42 を介して、出力信号をさまざまなラッチに供給する。出 カライン42 a および42 b は典型的なものであり、出 カ信号を出力ラッチ24に供給する一方、出力ライン4 40 2 c は出力信号を状態変数ラッチ22に供給する。状態 変数ラッチ22は、ライン30aを介してフィードパッ クをマトリックス構造12の第1のプレーンの入力パッ ファ32に供給する。

【0020】同様の方法で、パッファまたはラッチ20 を含む入力構造16bの入力ライン30は、入力信号を マトリックス構造14の第1のプレーン54の入力パッ ファ52に供給する。プレーン54の出力ロウはパッフ ァ/プレチャージ回路プロック56に接続され、信号は マトリックス構造14の第2のプレーン58の入力ロウ イズ以上になる場合、さらに回路のレイアウトサイズを 50 に供給される。プレーン58からの出力信号は出力プレ 5

チャージャ60に供給され、出力信号は出力ライン62 を介して出力構造18または入力構造16bに供給され る。状態変数ラッチ22は、出力ライン62c上の出力 信号を再度受取り、このフィードパックを入力として入 カライン30 b上に供給する。

【0021】このため、出力ライン62および42は、 それらの2つの信号を各共通出力ラッチ24に供給す る。図1の3つの出力ラッチは、入力としてマトリック ス構造12または14のいずれか一方からの出力しか有 さず、適切に空信号(図示せず)を供給される出力とし 10 て短い非接続ラインを有する。選択ライン26は、出力 ライン42または出力ライン62上の信号をラッチ24 に格納するか否かを決定する。選択ライン26は、適切 な制御装置28に由米する。2本のライン26が図示さ れているが、出力ラッチ24は単一の選択ラインまたは 制御ライン26によって適切に制御される。制御装置2 8 は本文で述べる如き電源機能も果たすが、選択機能や 正確な時間をサンプリングする機能を実行するために用 いられる。

【0022】図1から理解できるように、入力構造16 20 が必要になり、回路はさらに複雑になる。 aの或る入力ライン30cおよび30dは、入力をマト リックス構造14とマトリックス構造12に供給する。 同様に、入力ライン30eは入力をマトリックス構造1 2および14の両方に供給する。両方のマトリックス構 造に共通の入力に対して、1つの入力パッファまたはラ ッチ20を使用することによって、ラッチの総数は最小 限になり、必要なレイアウトサイズおよび電力は低減す る。図に示してはいないが同様の方法で、共通状態変数 ラッチ22を両マトリックス構造12および14によっ チに対して、マトリックス構造12、14からの出力 は、出力ラッチ24と同様に個別に状態変数ラッチ22 に供給され、適切な出力が制御装置28によって選択さ れるか、入力として状態変数ラッチ22に集合的に供給 される。

【0023】図示のPLAマトリックス構造は、異なる **論理を実行するので同一ではない。例えば、一方のPL** Aマトリックス構造12は、Ethernetプロトコ ルに使用されるが、もう一方のPLAマトリックス構造 14はトークンリングプロトコルに使用される。出力ラ 40 械に提供するかを選択する。 ッチ24は、単一入力よりもむしろ二重入力である。2 組の入力コラムパッファ32および52が供給され、P LAマトリックス構造12および14双方に対して共通 入力ラッチ20から供給される。

【0024】図1では、PLAマトリックス構造12お よび14は、NOR/NOR論理わ使用し、トランジス タまたはゲートから成る2つのダイナミックプレチャー ジ/放電アレイを有し、1組の入力ラッチ20からデー タまたは信号を取入れ、適切なNORゲートで組合わ

供給することが好ましい。各NOR要素は、並列にトラ ンジスタを用いてプレチャージしたラインに対する放電 を行う。この構造では、出力ラッチ24は2つの入力す なわち2つのマトリックス構造12および14から1つ ずつの入力と、もう一方適切な制御装置28からの制御

6

信号26とを有し、制御装置28はいずれの入力42、 62が外部回路に対する最終出力18になるかを選択す

【0025】PLAに対する所定のマトリックス構造1 2および14において、プレーン34および54、第2 のプレーン38および58、パッファ32および52、 パッファノブレチャージ回路ブロック36および56、 出力プレチャージャ40および60については、当業者 には十分既知であると考えられるので、詳述しなかっ た。各プレーンで実行される論理演算は、PLA回路が サポートする回路の必要条件によって決定されるAN D、NAND、ORまたはNORである。さらに、各プ レーンの入出力数は問わない。静的論理に対し、特定数 以上に入力を増加させることによって、さらに回路要素

【0026】同じ入力ラッチ20を使用して、第1およ び第2のマトリックス構造両方に対して入力を選択する ことができる。図1には示さなかったが、共通入力に対 して入力ラッチから成る1プロックに加え、2つのマト リックス構造の共通出力に対して出力ラッチ24から成 る1プロックが存在する。若干の余分な入力ラッチおよ び出力ラッチもしくはいずれか一方、または、入力構造 および出力構造またはいずれか一方は、個々に各マトリ ックス構造に接続される。状態変数ラッチ22も共用さ て共用することができる。このような共通状態変数ラッ 30 れるか、各マトリックス構造に対して個別に使用され

> 【0027】図示の通り、共通出力ラッチ24を中間に して、状態変数ラッチ22、入力ラッチ20、PLAマ トリックス構造12、14は各グループのいずれかの側 に対称的に位置する。したがって、図1は状態機械であ り、2つのマトリックス構造を有し、各マトリックス構 造は予め選択した論理演算を実行し、出力構造はマトリ ックス構造に接続され、制御装置がその出力構造に接続 されて、いずれのマトリックス構造が出力をこの状態機

【0028】図1の演算モードに基づき、2つ以上のP LAマトリックス構造12および14のうち1つのみが 使用される。さらに、未使用のPLAマトリックス構造 の電力を低下されることによって、電力を省く利点があ る。例えば、PLA回路10は未使用のPLAマトリッ クス構造12または14のラインには充電あるいは放電 を行わない。電力制御機能は制御28を使用して実行す る付加的機能であり、選択的にモード選択信号を同様に 使用する。これは、パッファ/プレチャージブロック回 せ、結果を干渉し、生成信号を1組の出カラッチ24に 50 路36および56と2つのマトリックス構造12および

14の出力プレチャージャ40および60に制御装置2 8によって適切にクロックを供給させることによって容 易に達成することができる。

【0029】このため、本発明は、同期の有限状態装置 を提供し、論理要素から成る第1のプレーンを有し、第 1の予め選択したタイプの論理演算を実行し、第1の複 数の入力コラムラインと、第2の複数のロウラインとを 有して第1の複数のコラムラインと相互接続自在であ り、第3の複数のスイッチが第2のロウの選択ラインと ラムライン上の電圧信号に応答して動作自在であり、論 理要素からなる第2のプレーンを有し、第2の予め選択 したタイプの論理演算を実行し、第2の複数のロウライ ンが第1のプレーンの第2の複数のロウラインに接続さ れ、第4の複数の出力コラムラインは第2の複数のロウ ラインと相互接続自在であり、第5の複数のスイッチが 第2の複数のロウラインと第4の複数のコラムラインと の間で相互接続され、この場合、各スイッチは対応する ロウライン上の電圧信号に応答して動作自在であり、論 タイプの演算を実行し、第6の複数の入力コラムライン と第7の複数のロウラインとを有して第6の複数のコラ ムラインと相互接続自在であり、第8の複数のスイッチ は選択された第7のロウラインと第6のコラムラインと の間で相互接続自在であり、各スイッチは対応するコラ ムライン上の電圧信号に応答して動作自在であり、論理 要素から成る第4のプレーンは第4の予め選択しタイプ の論理演算を実行し、第7の複数のロウラインは第3の プレーンの第7の複数のロウラインに接続され、第9の 複数の出力コラムラインは第7の複数のロウラインと相 30 互接続自在であり、第10の複数のスイッチは選択され た第7の複数のロウラインと第9の複数のカラムライン との間で相互接続され、この場合、各スイッチは対応す るロウライン上の電圧信号に応答して動作自在であり、 出力コラム結合手段を有し選択的に第4または第9の複 数の出力コラムラインを第12の複数の状態機械出力に 結合することが好ましいことは理解できよう。本発明の 状態機械は適切な制御装置を含み、出力コラム結合手段 によって状態機械出力として適切な出力コラムラインを 選択させる。

【0030】次に、図2について説明する。図2は、図 1の出力ラッチ24の1つの簡易プロック図を示す。よ り詳しくは、図示の出力ラッチ24には、2つのインバ ータ200および202と、抵抗ラッチ204に対する 入力として有用なマトリックス構造12および14の各 出力ライン42 bおよび62 bとを有する。また、マト リックス構造12または14からの出力が共通すなわち 共用されていない場合、1つのマトリックス信号(42 bまたは46b) だけが出力ラッチ24に供給され、そ の他の信号は「空」信号となる。抵抗ラッチ204は、

2つのインバータを直列して構成され、一方のインバー

タ206は「抵抗」インパータとなるので、格納される 信号を入力信号によって克服することができる。抵抗イ ンパータ206は、その信号を正常インパータ208に フィードパックする。抵抗ラッチ204の出力はそれに 続く回路に状態機械の出力18として供給される。

【0031】2つのパスゲートは、制御装置28からの 選択ライン26上の適切な制御信号によって制御され、 マトリックス出力42bおよび62bのいずれのを抵抗 第1のコラムの間で相互接続され、各スイッチが対応コ 10 ラッチ204に供給し正確に何時サンプリングすべきか を決定する(すなわち、PLAの出力42bおよび62 bはプレチャージ相よりも評価相のタイミング中にサン プリングされる)。出力ラッチ24の疑似動的ラッチの タイプは問わず、適切な制御信号によって制御される2 つの入力パスゲートを有するラッチなどでも良いが、こ の限りではない。このため、入力は2つ以上の外部ソー スすなわち2対上のマトリックス構造のいずれかから獲 得することができる。すなわち、出力ラッチ24は、ラ ッチのタイプを問わず、2つ以上のラッチ自在な入力を 理要素から成る第3のプレーンは第3の予め選択された 20 有し、ある外部の制御信号に基づき入力の1つを選択す ることができる。

> 【0032】次に、図3について説明する。図3は、3 つのPLAマトリックス構造12、13、14の1つを 選択的に使用する回路の簡易プロック図である。図示の 有限状態繊械は、3つのマトリックス構造各々に対して 状態変数ラッチ22を含む共通の出力構造16と共通の 出力構造18とを有する。さらに、マトリックス構造の 出力は共通出力としてもフィードパックとしても役立 つ。換言すれば、出力ラッチ24から出力の1つは、状 態変数ラッチ22に入力として供給されるだけではな く、出力としても有用である。

> 【0033】さらに、図3では、各マトリックス構造1 2、13、14は、入力パッファと、第1のプレーン と、パッファ/プレチャージ回路プロックと、第2のプ レーンと、出力プレチャージャとを有するが、これは図 1と同様である。その他の回路配置も各マトリックス構 造12、13、14に対して同様に使用されることは明 らかであろう。

【0034】入力構造16は、入力パッファまたは入力 40 ラッチ20を使用し、入力信号を各マトリックス構造1 2、13、14に供給する。状態変数ラッチからなる共 通の組合せも入力構造16の一部に含まれる。図3ぶ は、各状態変数ラッチ22は、各マトリックス構造1 2、13、14からの個々の入力を有し、3つのマトリ ックス構造12、13、14すべてに1つの出力を供給 し、各状態変数ラッチ22も1つ以上の入力と1つ以上 の出力を有する。図示のように入力が3つある場合は、 状態変数ラッチ22の演算は後述の出力ラッチ24に対 する演算と同様である。さらに、PLAすべてが状態変 50 数を全く使用しない場合、そのようなPLAからの出力

は入力として状態変数ラッチには接続されない。この場 合、未使用の入力はPLA出力に接続されない代わり に、適切な「空」信号または「1」信号を供給される。

【0035】図示の通り、出力構造18は、出力ラッチ 24を使用し、3つのマトリックス構造12、13、1 4各々から「入力」を有する。各出力ラッチ24は、選 択ライン26によって制御され、出力として適切な入力 信号を選択する。さらに、この制御信号は適切な制御装 置28によって提供され、制御装置す順次ライン29の 構造から各出力ラッチ24は1または2つ程度の出力信 号を入力として有し、残りの入力はすべて空信号とな る。図3の回路の場合、使用中のPLAマトリックス構 造の電力のみを上げて残りのマトリックス構造の電力は 上げないことが特に好ましい。さらに、制御装置28 は、このパワーアップ機能のほか、出力ラッチ24と必 要に応じ状態変数22に対して適切な出力であれば選択 供給する。

【0036】図3は、入出力構造が完全に共通である。 ただし、3つのマトリックス構造の1つ以上は状態変数 20 を含む個別の入力および出力またはいずれか一方を有す る。このようなマトリックス構造が3つ以上の場合でも 同様に利用できる。したがって、本発明は少なくとも2 つのPLAマトリックス構造を有する状態機械を有し、 各マトリックス構造は予め選択した論理演算を実行し、 出力構造はそのマトリックス構造に接続され、制御装置 はその出力構造に接続されて、いずれのマトリックス構 造が本発明の状態機械に対する出力を供給するかを選択 することは理解できよう。

Aマトリックス構造について述べたが、本発明がより単 純な単一プレーンマトリックス構造にも適用できる。本 発明では、動的論理が実際的に好ましいが、動的論理で はなく静的論理を使用することもできる。

【0038】以上の記載に関連して以下の各項を開示す る。

1. プログラマブル論理アレイ回路において、第1の複 数の入力と第2の複数の出力とを有する第1のマトリッ クス構造と、第3の複数の入力と第4の複数の出力とを 有することによって、前配第4の複数の出力に対する信 40 号の一部が前記第1のマトリックス構造の前記第2の複 数の出力に対する信号と共通する第2のマトリックス構 造と、前記第1および第2のマトリックス構造の前記共 通の出力に接続される出力構造と、を含むことを特徴と するプログラマブル論理アレイ回路。

【0039】2. 前記第1のマトリックス構造が論理要 素からなる第1のプレーンを有し、第1の予め選択した タイプの論理演算を実行し、第1の複数の入力コラムラ インと、第6の複数のロウラインは前記第1の複数のコ

10

チが前記選択された第6のロウラインと前記第1のコラ ムラインの間で相互接続され、各スイッチが対応コラム ライン上の電圧信号に応答して動作自在であり、論理要 素からなる第2のプレーンを有し、第2の予め選択した タイプの論理演算を実行し、第6の複数のロウラインが 前記第1のプレーンの第6の複数のロウラインに接続さ れ、前記第2の複数の出力コラムラインは前記第6の複 数のロウラインと相互接続自在であり、第7の複数のス イッチが選択された第6の複数のロウラインと第2の複 信号によって制御される。図1と同様に、マトリックス 10 数のコラムラインとの間で相互接続され、各スイッチは 対応するロウライン上の電圧信号に応答して動作自在で あることを特徴とする第1項記載のプログラマブル論理 アレイ回路。

【0040】3. 前配第2のマトリックス構造が論理要 素から成る第3のプレーンを有し、第3の予め選択され たタイプの演算を実行し、第3の複数の入力コラムライ ンを有し、第8の複数のロウラインは前記第3の複数の コラムラインと相互接続自在であり、第9の複数のスイ ッチは選択された第8のロウラインと第3のコラムライ ンとの間で相互接続され、各スイッチは対応するコラム ライン上の電圧信号に応答して動作自在であり、論理要 素から成る第4のプレーンは第4の予め選択しタイプの 論理演算を実行し、前記第8の復数のロウラインは前記 第3のプレーンの前記第8の複数のロウラインに接続さ れ、第4の複数の出力コラムラインは前記第8の複数の ロウラインと相互接続自在であり、第10の複数のスイ ッチは選択された第8の複数のロウラインと第4の複数 のコラムラインとの間で相互接続され、各スイッチは対・ 応するロウライン上の電圧信号に応答して動作自在であ 【0037】以上、2つの論理プレーンを使用するPL 30 ることを特徴とする第2項記載のプログラマブル論理ア

> 【0041】4. 前記出力構造が出力ラッチを含み、前 記第1または第4の複数の出力コラムラインいずれかの 少なくとも一部を第11の出力に選択的に結合すること を特徴する第3項記載のプログラマブル論理アレイ回

【0042】5.入力構造を含み、前記第1または第3 の複数の入力コラムラインいずれかの少なくとも一部を 第12の入力に結合することを特徴とする第4項記載の プログラマブル論理アレイ回路。

【0043】6. 少なくとも1つの前記第2または第4 の複数の出力コラムラインから少なくとも1つの前記第 1または第3の複数の入力コラムラインへのフィードバ ックを含むことを特徴とする第5項記載のプログラマブ ル論理アレイ回路。

【0044】7. 複数の出力のいずれを出力として供給 するかを選択すること制御装置を含むことを特徴とする 第1項記載のプログラマブル論理アレイ回路。

【0045】8. 前記制御装置がいずれのマトリックス ラムラインと相互接続自在であり、第7の複数のスイッ 50 構造に電力供給を行うかを選択することを特徴とする第 11

7項記載のプログラマブル論理アレイ回路。

【0046】9. 第5の複数の入力および第6の複数の 出力を有する第3のマトリックス構造を含み、前記出力 構造が3つのマトリックス構造すべての共通出力に接続 されることを特徴とする第1項記載のプログラマブル論 理アレイ回路。

【0047】10. 回路10は、2つ以上のPLAマト リックス構造12、14を含み、少なくとも複数の出力 を共用し、共通出力構造18と、入力構造30および出 力構造42、62に個別に相互接続され、適切な制御装 10 12、13、14 マトリックス構造 置28を備え、制御装置28ではPLAマトリックス構 造12、14のいずれを使用すべきかを選択する。制御 装置28は静的の場合はリセットまで1つのマトリック ス構造を選択し、動的な場合は特定の制御信号に対する 機能として切替わる。

【効果】以上説明したように、本発明のプログラマブル 論理アレイ回路は、ハードウェアに対して、動的論理お よび静的論理に対応しさまざまな種類の通信プロトコル を実現することができるので、回路要素を追加した場 合、選択自在な多重マトリックス構造によって、電力、 20 ライン レイアウトサイズおよび設計時間を低減することができ るという効果がある。本文中に述べた技術および装置に 関し、本発明の概念を逸脱することなく、当業者らによ って多くの変更および修正が可能であろう。したがっ て、上述の説明の参照となる添付図面に記載の方法およ び装置は、明らかにあくまでも一例であって、発明の範 囲を限定するものでないことは理解できよう。

【図面の簡単な説明】

【図1】本発明に係る出力構造を共用し2つのPLAマ

トリックス構造を使用する回路の構成を示す簡易プロッ

【図2】本発明に係る出力ラッチの簡易プロック図であ


【図3】本発明に係る入出力構造を共用し3つのPLA マトリックス構造を使用する回路の構成を示す簡易プロ ック図あある。

【符号の説明】


ク図である。

- 10 PLA回路
- - 16、16a、16b、18 入力構造
 - 18 出力構造
 - 20 入力ラッチ
 - 22 状態変数ラッチ
 - 24 出力ラッチ
 - 26 選択ライン
 - 28 制御装置
 - 29 ライン
- 30、30a、30b、30c、30d、30e 入力
 - 32、52 入力パッファ
 - 34、38、54、58 プレーン
 - 36、56 バッファ/プレチャージ回路プロック36
 - 40、60 出力プレチャーデャ
 - 42, 42a, 42b, 42c, 62a, 62b, 62 c 出力ライン
 - 200、202、208 インパータ
 - 204 抵抗ラッチ
 - 206 抵抗インパータ

[図2]



[図1]



[図3]

